TVS封装产业格局、市场规模、技术现状及趋势研究

TVS （Through Silicon Via）封装技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。

图（a）是4层芯片采用带载封装方法(tape carrier package，TCP)和采用TSV方法封装（图 （b））的外形比较。业内人士将TSV称为继引线键合(wire bonding)、载带键合(TAB)和倒装芯片(FC)乏后的第4代封装技术。

（1）技术优势：

--小封装尺寸；

--高频特性出色，减小传输延时、降低噪声；

--降低芯片功耗，据称，TSV可将硅锗芯片的功耗降低大约40%； 

--热膨胀可靠性高。

（2）主要技术特点：

--通孔的形成：晶片上的通孔加工是TSV技术的核心，目前通孔加工的技术主要有两种，一种是深反应离子刻蚀，另一种是激光打孔。激光技术作为一种不需掩模的工艺，避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤，已取得重大进展。然而，未来当TSV的尺寸通孔降到lOUm以下时，激光钻孔就面临着新的挑战。

目前，这两种技术的细节及其选择仍然在探索中，不过一些先期进入的厂商已经推出相应的加工设备。此外，形成通孔后还有绝缘层、阻挡层和种子层的淀积以及孔金属化等工艺技术。

--晶片减薄：如果不用于3D封装，目前0.3～0.4mm的晶片厚度没有问题，但如果晶片用于3D封装则需要减薄，以保证形成通孔的孔径与厚度比例在合理范围，并且最终封装的厚度可以接受。即使不考虑层堆叠的要求，单是芯片间的通乳互连技术就要求上层芯片的厚度在20～30μm，这是现有等离子开孔及金属沉积技术比较适用的厚度。目前较为先进的多层封装使用的芯片厚度都在l00um以下。未来芯片厚度将达到25μm甚至更小。

晶片减薄目前采用磨削加工，要经过粗磨、精磨和抛光等不同的加工工序。晶片减薄技术中需要解决磨削过程晶片始终保持平整状态，减薄后不发生翘曲、下垂、表面损伤扩大、晶片破裂等问题。

--TSV键合：完成通孔金属化和连接端子的晶片之间的互连通常称为TSV键合技术。这种技术采用的工艺有金属一金属键合技术和高分子黏结键合等，而目前以金属一金属键合技术为主要方式，因为这种技术可以同时实现机械和电学的接触界面。例如铜一铜键合在350～4000C温度下施加一定压力并保持一段时间，接着在氮气退火炉中经过一定时间退火而完成TSV键合。现在这种TSV键合已经有相应设备问世。

（3）关键技术分析：3D IC技术继续向细微化方向发展，硅通孔3D IC互连尚待解决的关键技术之一是通孔的刻蚀。TSV穿孔主要有两种工艺取向——先通孔(via first)和后通孔(via last)，前者是在IC制造过程中制作通孔，后者在IC制造完成之后制作通孔。先通孑L工艺又分为两种——前道互连型和后道互连型。前者是在所有CMOS工艺开始之前在空白的硅晶圆上，通过深度离子蚀刻( DRIE)实现，由于穿孑L后必须承受后续工艺的热冲击（通常高于1000℃），因而多使用多晶硅作为通孔填充材料；而后道互连型则是在制造流程中在制造厂实现的，一般使用金属钨或铜作为填充材料。显然，先通孔方法必须在设计IC布线之中预留通孔位置，在IC器件制造完成之后，在预留的空白区域进行穿孔，一般采用激光钻孔的方式，通过电镀镀铜实现孔金属化，因而具有更好的导电性能。这两种方法哪个会占据主导地位，以及其中诸多技术细节仍然需要探索研究。

此外，3D TSV的关键技术难题还包括：通孔的形成；堆叠形式（晶圆到晶圆、芯片到晶圆或芯片到芯片）；键合方式（直接Cu-Cu键合、粘接、直接熔合、焊接）；绝缘层、阻挡层和种子层的淀积；铜的填克（电镀）、去除；再分布引线(RDL)电镀；晶圆减薄；测量和检测等。

（4）TSV与SoC对比分析:TSV(through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于TSV能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，成为目前电子封装技术中最引人注目的一种技术。

SoC（System on Chip）即系统单芯片，SoC封装技术是从设计的角度出发，是将系统所需的组件高度集成到一块芯片上。当前，SoC封装技术是相关微电子工业的研究热点。

对比分析：一般情况下，SoC只集成AP之类的逻辑系统；随着近几年SoC生产成本越来越高，频频遭遇技术障碍，造成SoC的发展面临瓶颈。

而TSV允许半导体裸片和晶圆以较高的密度互连在一起，将传统的芯片之间引线连接的方式彻底改变，通过在芯片晶圆上开凿微型导孔来实现上下的导通。符合产品的轻小短薄化和低价化发展趋势。尽管3D封装可以通过引线键合、倒装(Flip Chip)凸点等各种通路键合技术实现，但TSV技术依然是集成度最高、应用前景最广的方案。

(5)TSV产业与市场:与传统封装相比，TSV具有节距小、多引脚数、高连接可高性等特点，现有主要应用在影像传感器、MEMS、LED、RFID等领域。目前，台湾精材科技股份有限公司、苏州晶方半导体科技股份有限公司、昆山西钛微电子科技有限公司是全球WLCSP-TS三大专业封测服务商，这些企业集中了全球主要的TSV专业封测产能。其他厂商如Namotek、AWLP、长电先进、Sanyo、三星、东芝、IBM、美光等公司的TSV技术尚处于起步阶段。

据中金企信国际咨询公布的《2020-2026年中国TVS封装市场发展策略及投资潜力可行性预测报告》统计数据显示：从2013年开始，3D TSV封装市场规模成几何式增长，截止2018年全球3D TSV封装市场规模为138亿美元，较上年增长40.82%。未来随着半导体工艺进入纳米时代，二维平面的集成度达到极限，以TSV为核心的三维封装技术是突破摩尔定律瓶颈的主要方向。到2019年全球3D TSV封装市场规模将达到190亿美元。

主要挑战：整体来看，目前全球3D（TSV）技术应用仍然不够成熟，市场仍然局限在CIS、MEMS、HB LED这些非主流领域，关键的Logic+Memory市场仍然毫无进展，未来5年内Logic+Memory恐难有进展，POP封装还是主流。主要原因有以下几点：

（1）成本问题，POP封装稳定成熟，成本低廉。且POP封装性能挖掘潜力还很大。

（2）KGD问题，在POP封装前其内部的Component就已经单独测试并Burn-in。而TSV需要封装后才能测试和Burn-in。一旦其中的某一个Component出现问题，那么整颗TSV都得报废。

（3）TSV不可重工（Rework），POP封装可以。

（4）TSV需要多次晶圆减薄，晶圆容易弯曲或破裂，良率(Yield)不高。

（5）支持POP封装的电子系统广泛，可以使用目前标准的SMT生产线，TSV则需要做改动。

（6）POP封装良率很高。

（7）POP封装有着运作良好的商业模式，失效分析模式成熟(Failure analysis methods are mature)，而TSV失效分析模式不成熟，难以界定不良产品的责任划分。

（8）POP封装是Logic+Memory，而内存是手机半导体中价格最高的IC之一，其价格波动频繁且波动大，市场集中度极高，为了保证良好的供应链管理，厂家必须随时调整内存的采购量或采购价格；而TSV意味着内存的价格与采购量都已经不可更改。对于快速变化的电子行业来说，这意味着巨额亏损或产品无法及时出货。

（9）Logic Die如CPU或GPU可能会产生大量热量，而与之配合的Memory则产生热量极少。若将CPU与DRAM、NAND Flash迭加在一起，CPU的高热会影响到DRAM、NAND Flash。如果采用3D TSV封装，散热问题无法解决。

1、企业填写“企业信息反馈表”确认订购意向;
2、由我方出示合同样本，双方确认合同条款即可签署达成合作；
3、双方按照合同条款约定订购方按合同约定金额汇入我方账户;
4、我方确认订购方款项到账后以邮件与快递形式将材料与国家认可正规发票提供订购方（注：相关细节合同条款中有具体体现）