①刻蚀工艺简介：刻蚀是指通过溶液、离子等方式剥离移除如硅、金属材料、介质材料等晶圆表面材料，从而达到集成电路芯片结构设计要求的一种工艺流程。刻蚀是集成电路制造流程中通过光刻技术定义电路图形的重要工艺步骤，须满足刻蚀速率、刻蚀剖面形貌、刻蚀关键尺寸偏差、刻蚀工艺对不同材料的选择比、均匀性、刻蚀工艺后晶圆表面残留物和颗粒污染、刻蚀工艺中等离子体诱导损伤等多项参数指标方能实现光刻工艺中掩模图形的复制。

集成电路前道芯片制造工艺刻蚀流程分析

从整体工艺来看，刻蚀可分为图形化刻蚀和整面全区刻蚀两类：图形化刻蚀可将指定区域的材料进行去除，通常和光刻技术连接运用，如将光刻图形转移至衬底薄膜；整面全区刻蚀工艺去除在晶圆全表面暴露的薄膜材料，在集成电路工艺流程中一般不和光刻技术连接运用。

从刻蚀的对象材质来看，刻蚀可分为单晶硅刻蚀、多晶硅刻蚀、氧化物刻蚀、金属刻蚀及介质刻蚀等类别，下图详细展示了 CMOS IC 芯片所运用的刻蚀工艺：

CMOS IC 芯片所运用的刻蚀工艺分析

最后，从工艺技术来看，刻蚀又可分为湿法刻蚀（Wet Etching）和干法刻蚀（Dry Etching）两类。湿法刻蚀是利用合适的化学溶剂将未被光刻胶保护的晶圆表面材料部分分解，然后形成可溶性的化合物以达到去除的目的，可通过化学溶剂的选取、配比、温度等变量的控制来达成合适的刻蚀速率和良好的刻蚀选择比，整体来看具有成本低、效率高、重复性好等特点，曾在 20 世纪 80 年代前广泛使用。80 年代之后，随着集成电路工艺制程的逐渐升级以及芯片结构尺寸的不断缩进，湿法刻蚀在线宽控制、刻蚀方向性方面的局限性逐渐显现，并逐渐被干法刻蚀取代，目前仅用于特殊材料层的去除和残留物的清洗。

干法刻蚀则是运用等离子体产生带电离子以及具有高浓度化学活性的中性原子和自由基，通过这些粒子与晶圆产生物理和化学反应，从而将光刻图形转移到晶圆上。相比湿法刻蚀，干法刻蚀精确度、洁净度更高，因此随着芯片技术进入纳米阶段，干法刻蚀逐渐成为主流，但设备复杂度和成本也较高。

湿法刻蚀与干法刻蚀工艺比较

干法刻蚀设备等离子体源主要采用两种设计原理：电容耦合（capacitively-coupled plasma, CCP）和电感耦合（inductively-coupled plasma ,ICP）。其中，电容耦合等离子体为最早用于等离子刻蚀的工艺，其通过两个电极和等离子体构成一个等效电容器，进行放电并驱动等离子体轰击晶圆，最终达成刻蚀效果，但电容耦合等离子体在驱动放电电源频率相近时，会产生较强的非线性相互作用，影响等离子体的均匀性，从而降低刻蚀效果。电感耦合等离子体通过电流线圈缠绕充满气体的、以石英或陶瓷等材料为腔体的反应器，放电驱动等离子体产生；相较电容耦合等离子体，电感耦合等离子体具有工作气压低、产生等离子体密度高、不需要引入外部磁场等优势，因此近年来被广泛运用于半导体刻蚀工艺。

电感耦合等离子体产生及反应腔示意图

②刻蚀设备工艺及行业发展趋势：随着集成电路行业的不断发展，集成电路制造产业对于刻蚀工艺的复杂度要求不断上升，刻蚀技术也在不断地演进：主要运用设备已从只能进行有限控制的圆筒式刻蚀机，发展至集成刻蚀参数控制软件的现代等离子体刻蚀机。

集成电路关键尺寸持续缩小与三维结构升级将大幅提升刻蚀工艺步骤，根据统计数据，20 纳米制程工艺涉及的刻蚀步骤约为 50 步，而发展至 10 纳米、7 纳米先进制程所需的刻蚀步骤则超过 100 步。更复杂的刻蚀工艺和步骤数量使得集成电路制造企业对于刻蚀设备的数量、质量要求不断增加。

中金企信国际咨询公布的《2022-2028年中国刻蚀设备专项调研及投资战略预测可行性咨询报告》

不同制程中刻蚀工艺的步骤数示意图

刻蚀设备在集成电路制造中占据重要地位，并已成为市场规模比重最高的细分领域之一。当前，全球集成电路制造刻蚀设备市场基本由干法刻蚀设备构成，具体可分为介质刻蚀设备（Dielectric Etch）及导体刻蚀设备（Conductor Etch）。

根据中金企信统计数据，2020 年，全球集成电路制造干法刻蚀设备市场规模预计将回升至 136.89 亿美元，同比增长 25.36%，在全球集成电路制造设备市场的规模占比达 21.10%；2025 年，全球集成电路制造干法刻蚀设备市场规模预计将增长至 181.85 亿美元，年复合增长率约为 5.84%。

2019-2025年全球集成电路制造刻蚀设备市场规模分析

数据统计：中金企信国际咨询